A mesterséges intelligencia infrastruktúrájának kiépítéséért folytatott globális verseny hatalmas beruházási hullámot indított el a chipiparban. Mivel a kereslet messze meghaladja a rendelkezésre álló tokozási kapacitást, a piacvezető vállalatok és a kisebb tajvani szereplők is rohamtempóban bővítik a termelést, miközben a beszállítók már a következő generációs megoldásokat fejlesztik.
A mesterséges intelligencia infrastruktúrájának kiépítéséért folytatott globális verseny dollármilliárdos befektetéseket indított el a fejlett chiptokozás területén. Ez a technológiai fázis egykor a gyártás jellegtelen aspektusa volt, mára azonban a világ legerősebb processzorai előállításának kritikus szűk keresztmetszetévé vált.
Mivel az AI-chipek iránti kereslet – mint amilyeneket például az Nvidia és az AMD fejleszt – jócskán meghaladja a rendelkezésre álló tokozási kapacitást, a beszámolók és az iparági elemzők szerint a kevésbé ismert tajvani szereplők is sorra bővítik a termelésüket, miközben a berendezésgyártók vadonatúj eszközök fejlesztésén dolgoznak.
„A tokozás korábban az a munkafázis volt, ami miatt egyáltalán nem kellett aggódni” – fogalmazott nemrégiben Tajpejben Pat Gelsinger, az Intel korábbi vezérigazgatója, aki jelenleg a Playground Global partnere.
Gelsinger becslése szerint a fejlett tokozás hamarosan akár egy kész chiptermék értékének felét is kiteheti, mivel a mai modern grafikus- és központi feldolgozóegységek némelyike 10 vagy még annál is több – esetenként akár 20 – különálló chipet integrál.
A Yole Group kutatócég előrejelzése szerint a fejlett tokozásból származó bevételek 2026-ban várhatóan először haladják majd meg a hagyományos eljárásokból befolyó összegeket, miközben a technológiára fordított tőkekiadások megközelíthetik a 28 milliárd dollárt.
Egy tajvani cég dominál
A világ legnagyobb bérgyártója, a tajvani TSMC uralja a legkifinomultabb csomagolási eljárásokat, köztük a „chip-on-wafer-on-substrate”, azaz a CoWoS technológiát.
Ez az eljárás különálló szilíciumdarabokat, például processzorokat és memóriachipeket kapcsol össze egy közös hordozórétegen (aljzaton), lehetővé téve számukra az ultragyors, együttes működést. A megoldást széles körben alkalmazza az Nvidia, az AMD és a Broadcom, valamint a saját AI-chipeket fejlesztő felhőszolgáltató vállalatok is.
A TSMC kapacitáskorlátai ugyanakkor arra ösztönöztek néhány tervezőcéget, hogy alternatív beszállítók után nézzenek. Az Nvidia például dollármilliárdokkal támogatja a tajvani ASE Technology holdinghoz tartozó Siliconware Precision Industries (SPIL) CoWoS tokozási kapacitásának bővítését – nyilatkozta egy neve elhallgatását kérő, az ügyre rálátó iparági vezető.
A forrás szerint a finanszírozás új gyárterületek kialakítását és berendezések beszerzését fedezi, bár a támogatás pontos mértékéről eddig nem jelentek meg nyilvános adatok. Az Nvidia nem reagált a sajtómegkeresésekre, az ASE pedig közölte, hogy nem kommentálja az ügyfeleit érintő piaci pletykákat.
Alapvető változás a chipgyártásban
A beruházások iránti roham a nagy teljesítményű chipek gyártásának paradigmaváltását tükrözi. Egyre több tervezőcég támaszkodik a fejlett tokozásra, hogy több áramkört – például a számítási egységeket és a memóriát – egyetlen közös modulba integráljon.
Ez lehetővé teszi, hogy az alkatrészek egyetlen, egységes rendszerként, jóval gyorsabban működjenek együtt. Évtizedekig a csomagolás elsődleges funkciója csupán a szilícium fizikai védelme és az áramköri lapokhoz való egyszerű elektromos csatlakozás biztosítása volt. A váltás azért vált elkerülhetetlenné, mert egyre nehezebb és költségesebb a teljesítménynövelés pusztán a tranzisztorok miniatürizálásával.
Az új generációs tokozási technikák különösen a mesterséges intelligenciát kiszolgáló chipek esetében kulcsfontosságúak, mivel ezeknél hatalmas mennyiségű adatot kell villámgyorsan továbbítani a processzorok és a velük egybeépített memória között. Ezen adatátvitel felgyorsítása drasztikusan lerövidíti az AI-modellek betanításának és futtatásának idejét.
Verseny a TSMC alternatíváiért
A TSMC szűkös kapacitása hatalmas kitörési lehetőséget kínál az olyan kisebb beszállítóknak, mint például a tajvani Powertech Technology (PTI).
„Mindenki a TSMC-n kívüli, alternatív megoldásokat keresi” – nyilatkozta a cég elnöke, DK Tsai még augusztusban. „Nem akarnak teljes mértékben egyetlen vállalatra támaszkodni.”
A Powertech a panelszintű (panel-level) tokozásban látja a jövőt, amely a hagyományos, kerek szilíciumostyák helyett nagyobb, téglalap alakú paneleket használ gyártási platformként. Ezzel a módszerrel egyetlen gyártási ciklus alatt több chipet tudnak tokozni, ráadásul az anyagveszteség is jelentősen csökken – ez pedig komoly gazdasági előnyt jelent a folyamatosan növekvő méretű és komplexitású AI-processzorok korában.
A Powertech az AMD-vel és a Broadcommal szoros együttműködésben fejleszti az eljárást, mivel az iparági szereplők mindenképpen validálni akarják a technológia életképességét a nagy teljesítményű számítástechnikában használt összetett modulok esetében.
„A legfontosabb kérdés jelenleg a kapacitás” – mutatott rá Jim Lin, a PTI alelnöke, hozzátéve, hogy a megrendelők már türelmetlenül várják a termelés felfuttatását. A Powertech a tervek szerint 400 millió dollárt fektet be egy szingapúri, fejlett tokozásokra specializálódott közös vállalatba, amelyet a Broadcommal együtt hoznak létre, és a termelés várhatóan 2028-ban indulhat meg.
A méretesebb és bonyolultabb chipcsomagok támogatása érdekében maga a TSMC is gőzerővel fejleszti saját, panelalapú technológiáját, a chip-on-panel-on-substrate (CoPoS) eljárást. Bár a vállalat bejelentése szerint a kísérleti gyártósor már felépült, a tömegtermelés beindulása még évekre van, így egyelőre a CoWoS marad a TSMC elsődleges AI-tokozási megoldása.
Mindeközben az AMD több mint 10 milliárd dolláros beruházási csomagot jelentett be a tajvani félvezetőiparban, amely magában foglalja az ASE-vel, a SPIL-lel és a Powertech-kel kötött tokozási partnerségeket is.
Arra a kérdésre, hogy a Powertech panelszintű technológiája valódi alternatívát jelenthet-e a TSMC-vel szemben, Lisa Su, az AMD vezérigazgatója Tajpejben nem adott egyenes választ, ám a megnövekedett iparági igényeket elismerte.
„Úgy gondolom, hogy a CoWoS és a fejlett tokozás egész egyszerűen elengedhetetlen a nagy teljesítményű számítástechnika jövője szempontjából” – mondta a cégvezető. „A TSMC kiváló partnerünk, és a jövőben még szorosabbra fűzzük az együttműködést. Ugyanakkor az is igaz, hogy az iparágnak globálisan több kapacitásra van szüksége.”
A panelszintű tokozás drasztikusan csökkentheti az anyagpazarlást a nagyméretű AI-chipeknél – emelte ki Rani Borkar, a Microsoft Azure hardverfejlesztésért felelős vezetője, bár azt is hozzátette: a vállalat egyelőre nem hozott végleges döntést a technológia bevezetésének időzítéséről.
A berendezésgyártók is beszállnak a versenybe
A tokozási boom teljesen új, rendkívül jövedelmező piacot nyitott meg a félvezetőipari berendezések gyártói számára is. Ezek a vállalatok hagyományosan a gyártási folyamat korábbi, tisztateres fázisaira összpontosítottak, amikor az áramköröket magára a szilíciumlapkára maratják. A fejlett tokozás ezzel szemben a folyamat legvégén, az úgynevezett „back-end” fázisban kap szerepet, amikor a memóriát és a számítási egységeket kész modulokká forrasztják össze.
Seiji Nakama, a Tokyo Electron Taiwan elnöke szerint a fejlett tokozás piaca jelenleg sokkal meredekebb ívben növekszik, mint az alap chipgyártó berendezéseké, jóllehet a szegmens volumene egyelőre kisebb.
Az amerikai Applied Materials berendezésgyártó vezetősége úgy látja, hogy a fejlett csomagolási technológiák – köztük a panelalapú megoldások – piaca a következő három-öt évben robbanásszerű növekedésnek indul – írta a Reuters.
„Ez már egy egyértelműen rövid távú, kézzelfogható folyamat” – hangsúlyozta Sree Kesapragada, az Applied Materials alelnöke, utalva arra, hogy a cég erőforrásait egyre inkább az új formátumok kiszolgálására csoportosítják át. „Már nem egy 10-15 év múlva esedékes ígéretről beszélünk.”
